intel Native Loopback Accelerator Functional Unit (AFU)
Mahitungod niini nga Dokumento
Mga kombensiyon
Talaan 1. Mga Kombensiyon sa Dokumento
| Kombensiyon | Deskripsyon |
| # | Nag-una sa usa ka sugo nga nagpaila nga ang sugo ipasulod isip gamut. |
| $ | Nagpakita nga usa ka mando ang ipasulod ingon usa ka tiggamit. |
| Kini nga font | Filemga ngalan, mga sugo, ug mga keyword giimprinta niini nga font. Ang tag-as nga mga linya sa sugo giimprinta niini nga font. Bisan tuod ang taas nga mga linya sa sugo mahimong moputos sa sunod nga linya, ang pagbalik dili bahin sa sugo; ayaw pugsa enter. |
| Nagpakita sa teksto sa placeholder nga makita taliwala sa mga anggulo nga bracket kinahanglan pulihan sa usa ka angay nga kantidad. Ayaw pagsulod sa mga anggulo nga bracket. |
Mga acronym
Talaan 2. Mga acronym
| Mga acronym | Pagpalapad | Deskripsyon |
| AF | Function sa Accelerator | Compiled Hardware Accelerator image gipatuman sa FPGA logic nga nagpadali sa usa ka aplikasyon. |
| AFU | Accelerator Functional Unit | Ang Hardware Accelerator nga gipatuman sa FPGA logic nga nag-offload sa usa ka computational operation alang sa usa ka aplikasyon gikan sa CPU aron mapalambo ang performance. |
| API | Aplikasyon Programming Interface | Usa ka hugpong sa mga subroutine nga mga kahulugan, protocol, ug mga himan alang sa pagtukod sa mga aplikasyon sa software. |
| ASE | AFU Simulation Environment | Ang co-simulation nga palibot nga nagtugot kanimo sa paggamit sa parehas nga aplikasyon sa host ug AF sa usa ka palibot nga simulation. Ang ASE kabahin sa Intel® Acceleration Stack para sa mga FPGA. |
| CCI-P | Panguna nga Cache Interface | Ang CCI-P mao ang standard nga interface nga gigamit sa mga AFU aron makigkomunikar sa host. |
| CL | Linya sa Cache | 64-byte nga linya sa cache |
| DFH | Header sa Feature sa Device | Naghimo ug usa ka nalambigit nga lista sa mga ulohan sa bahin aron mahatagan ang usa ka mapalapad nga paagi sa pagdugang mga bahin. |
| FIM | FPGA Interface Manager | Ang FPGA hardware nga adunay sulod nga FPGA Interface Unit (FIU) ug mga eksternal nga interface alang sa memorya, networking, ug uban pa.
Ang Accelerator Function (AF) nag-interface sa FIM sa oras sa pagdagan. |
| FIU | FPGA Interface Unit | Ang FIU usa ka platform interface layer nga naglihok isip tulay tali sa mga interface sa platform sama sa PCIe*, UPI ug AFU-side interface sama sa CCI-P. |
| nagpadayon… | ||
Intel Corporation. Tanang katungod gigahin. Ang Intel, ang logo sa Intel, ug uban pang mga marka sa Intel mao ang mga marka sa pamatigayon sa Intel Corporation o mga subsidiary niini. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kostumer sa Intel nga makuha ang pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo. *Ang ubang mga ngalan ug mga tatak mahimong maangkon nga gipanag-iya sa uban.
| Mga acronym | Pagpalapad | Deskripsyon |
| MPF | Pabrika sa Memory Properties | Ang MPF kay Basic Building Block (BBB) nga magamit sa mga AFU sa paghatag ug CCI-P traffic shaping operations para sa mga transaksyon sa FIU. |
| Si Msg | Mensahe | Mensahe - usa ka pahibalo sa pagkontrol |
| NLB | Lumad nga Loopback | Ang NLB nagpahigayon og mga pagbasa ug pagsulat sa CCI-P link aron masulayan ang koneksyon ug throughput. |
| RdLine_I | Dili balido ang Linya sa Pagbasa | Memory Read Request, nga adunay FPGA cache hint nga gitakda nga dili balido. Ang linya wala gi-cache sa FPGA, apan mahimong hinungdan sa polusyon sa cache sa FPGA.
Mubo nga sulat: Ang cache tag nagsubay sa status sa hangyo alang sa tanang talagsaong hangyo sa Intel Ultra Path Interconnect (Intel UPI). Busa, bisan kung ang RdLine_I gimarkahan nga dili balido sa pagkompleto, kini naggamit sa cache tag temporaryo nga masubay ang status sa hangyo sa UPI. Kini nga aksyon mahimong moresulta sa pagpahawa sa usa ka linya sa cache, nga moresulta sa polusyon sa cache. Ang advantage sa paggamit sa RdLine_I mao nga wala kini gisubay sa direktoryo sa CPU; busa gipugngan niini ang pag-snooping gikan sa CPU. |
| RdLine-S | Basaha ang Gipaambit nga Linya | Ang hangyo sa pagbasa sa panumduman nga adunay FPGA cache nga pahiwatig gitakda nga ipaambit. Ang pagsulay gihimo aron itago kini sa FPGA cache sa usa ka gipaambit nga estado. |
| WrLine_I | Isulat ang Linya Dili balido | Paghangyo sa Pagsulat sa Memorya, nga adunay pahibalo sa cache sa FPGA nga gitakda sa Dili balido. Gisulat sa FIU ang datos nga wala’y katuyoan nga itago ang datos sa cache sa FPGA. |
| WrLine_M | Isulat ang Linya nga Gibag-o | Paghangyo sa Pagsulat sa Panumduman, uban ang pahibalo sa cache sa FPGA nga gitakda sa Gibag-o. Gisulat sa FIU ang datos ug gibilin kini sa FPGA cache sa usa ka giusab nga kahimtang. |
Glossary sa Pagpadali
Talaan 3. Acceleration Stack para sa Intel Xeon® CPU nga adunay FPGAs Glossary
| Termino | Minubo | Deskripsyon |
| Intel Acceleration Stack para sa Intel Xeon® CPU nga adunay mga FPGA | Acceleration Stack | Usa ka koleksyon sa software, firmware, ug mga himan nga naghatag og performance-optimized nga koneksyon tali sa Intel FPGA ug Intel Xeon processor. |
| Intel FPGA Programmable Acceleration Card (Intel FPGA PAC) | Intel FPGA PAC | PCIe FPGA accelerator card. Naglangkob sa usa ka FPGA Interface Manager (FIM) nga gipares sa usa ka Intel Xeon processor sa PCIe bus. |
Ang Native Loopback Accelerator Functional Unit (AFU)
Native Loopback (NLB) AFU Overview
- Ang NLB sampAng mga AFU naglangkob sa usa ka set sa Verilog ug System Verilog files aron sulayan ang memorya sa pagbasa ug pagsulat, bandwidth, ug latency.
- Kini nga pakete naglakip sa tulo ka mga AFU nga mahimo nimong tukuron gikan sa parehas nga gigikanan sa RTL. Ang imong configuration sa RTL source code nagmugna niining mga AFU.
Ang NLB Sample Accelerator Function (AF)
Ang $OPAE_PLATFORM_ROOT/hw/samples directory tindahan source code alang sa mosunod nga NLB sampmga AFU:
- nlb_mode_0
- nlb_mode_0_stp
- nlb_mode_3
Mubo nga sulat: Ang $DCP_LOC/hw/samples direktoryo nagtipig sa NLB sample AFUs source code alang sa 1.0 release package.
Aron masabtan ang NLB sample AFU source code structure ug unsaon paghimo niini, tan-awa ang usa sa mosunod nga Quick Start Guides (depende sa Intel FPGA PAC nga imong gigamit):
- Kung naggamit ka Intel PAC nga adunay Intel Arria® 10 GX FPGA, tan-awa ang IntelProgrammable Acceleration Card nga adunay Intel Arria 10 GX FPGA.
- Kung naggamit ka Intel FPGA PAC D5005, tan-awa ang Intel Acceleration Stack Quick Start Guide para sa Intel FPGA Programmable Acceleration Card D5005.
Ang pakete sa pagpagawas naghatag sa mosunod nga tulo ka sampmga AF:
- NLB mode 0 AF: nagkinahanglan og hello_fpga o fpgadiag utility aron mahimo ang lpbk1 nga pagsulay.
- NLB mode 3 AF: nagkinahanglan sa fpgadiag utility para sa trupt, pagbasa, ug pagsulat sa mga pagsulay.
- NLB mode 0 stp AF: nagkinahanglan og hello_fpga o fpgadiag utility aron mahimo ang lpbak1 nga pagsulay.
Mubo nga sulat: Ang nlb_mode_0_stp mao ra ang AFU sa nlb_mode_0 apan gipaandar ang Signal Tap debug feature.
Ang mga gamit sa fpgadiag ug hello_fpga nagtabang sa angay nga AF sa pagdayagnos, pagsulay ug pagtaho sa hardware sa FPGA.
Intel Corporation. Tanang katungod gigahin. Ang Intel, ang logo sa Intel, ug uban pang mga marka sa Intel mao ang mga marka sa pamatigayon sa Intel Corporation o mga subsidiary niini. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kostumer sa Intel nga makuha ang pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo. *Ang ubang mga ngalan ug mga tatak mahimong maangkon nga gipanag-iya sa uban.
Hulagway 1. Lumad nga Loopback (nlb_lpbk.sv) Top Level Wrapper
Talaan 4. NLB Files
| File Ngalan | Deskripsyon |
| nlb_lpbk.sv | Top-level wrapper alang sa NLB nga instantiates sa requestor ug arbiter. |
| arbiter.sv | Gipasiugda ang pagsulay sa AF. |
| requestor.sv | Gidawat ang mga hangyo gikan sa arbiter ug giporma ang mga hangyo sumala sa detalye sa CCI-P. Nagpatuman usab sa pagkontrol sa dagan. |
| nlb_csr.sv | Nagpatuman ug 64-bit read/write Control and Status (CSR) registers. Gisuportahan sa mga rehistro ang 32- ug 64-bit nga pagbasa ug pagsulat. |
| nlb_gram_sdp.sv | Nagpatuman sa usa ka generic dual-port RAM nga adunay usa ka write port ug usa ka read port. |
Ang NLB usa ka reperensiya nga pagpatuman sa usa ka AFU nga nahiuyon sa Intel Acceleration Stack para sa Intel Xeon CPU nga adunay FPGAs Core Cache Interface (CCI-P) Reference Manual. Ang panguna nga gimbuhaton sa NLB mao ang pag-validate sa koneksyon sa host gamit ang lainlaing mga pattern sa pag-access sa memorya. Gisukod usab sa NLB ang bandwidth ug latency sa pagbasa / pagsulat. Ang pagsulay sa bandwidth adunay mga mosunod nga kapilian:
- 100% nabasa
- 100% pagsulat
- 50% nagbasa ug 50% nagsulat
May Kalabutan nga Impormasyon
- Intel Acceleration Stack Quick Start Guide para sa Intel Programmable Acceleration Card nga adunay Arria 10 GX FPGA
- Acceleration Stack para sa Intel Xeon CPU nga adunay FPGAs Core Cache Interface (CCI-P) Reference Manual
- Intel Acceleration Stack Quick Start Guide para sa Intel FPGA Programmable Acceleration Card D5005
Native Loopback Control ug Status Register Deskripsyon
Talaan 5. CSR Ngalan, Address ug Deskripsyon
| Byte Address (OPAE) | Pulong Address (CCI-P) | Access | Ngalan | Lapad | Deskripsyon |
| 0x0000 | 0x0000 | RO | DFH | 64 | Header sa Feature sa AF Device. |
| 0x0008 | 0x0002 | RO | AFU_ID_L | 64 | Ubos ang AF ID. |
| 0x0010 | 0x0004 | RO | AFU_ID_H | 64 | Taas ang AF ID. |
| 0x0018 | 0x0006 | Rsvd | CSR_DFH_RSVD0 | 64 | Mandatory nga gitagana 0. |
| 0x0020 | 0x0008 | RO | CSR_DFH_RSVD1 | 64 | Mandatory nga gitagana 1. |
| 0x0100 | 0x0040 | RW | CSR_SCRATCHPAD0 | 64 | Scratchpad register 0. |
| 0x0108 | 0x0042 | RW | CSR_SCRATCHPAD1 | 64 | Scratchpad register 2. |
| 0x0110 | 0x0044 | RW | CSR_AFU_DSM_BASE L | 32 | Ubos nga 32-bits sa AF DSM base nga adres. Ang ubos nga 6 bits kay 4 × 00 tungod kay ang adres nahisubay sa 64-byte nga gidak-on sa linya sa cache. |
| 0x0114 | 0x0045 | RW | CSR_AFU_DSM_BASE H | 32 | Ibabaw nga 32-bits sa AF DSM base address. |
| 0x0120 | 0x0048 | RW | CSR_SRC_ADDR | 64 | Pagsugod sa pisikal nga adres alang sa tinubdan buffer. Ang tanan nga mga hangyo sa pagbasa nagpunting niini nga rehiyon. |
| 0x0128 | 0x004A | RW | CSR_DST_ADDR | 64 | Pagsugod sa pisikal nga adres para sa destinasyon buffer. Ang tanan nga mga hangyo sa pagsulat nagpunting niini nga rehiyon |
| 0x0130 | 0x004C | RW | CSR_NUM_LINES | 32 | Gidaghanon sa mga linya sa cache. |
| 0x0138 | 0x004E | RW | CSR_CTL | 32 | Gikontrol ang dagan sa pagsulay, pagsugod, paghunong, pagpugos sa pagkompleto. |
| 0x0140 | 0x0050 | RW | CSR_CFG | 32 | Gi-configure ang mga parameter sa pagsulay. |
| 0x0148 | 0x0052 | RW | CSR_INACT_THRESH | 32 | Dili aktibo nga limitasyon sa limitasyon. |
| 0x0150 | 0x0054 | RW | CSR_INTERRUPT0 | 32 | Gigahin sa SW ang Interrupt APIC ID ug Vector sa device. |
| DSM Offset nga Mapa | |||||
| 0x0040 | 0x0010 | RO | DSM_STATUS | 32 | Test status ug error register. |
Talaan 6. CSR Bit Fields nga adunay Examples
Kini nga lamesa naglista sa CSR bit field nga nagdepende sa kantidad sa CSR_NUM_LINES, . Sa exampsa ubos = 14.
| Ngalan | Bit Field | Access | Deskripsyon |
| CSR_SRC_ADDR | [63:] | RW | 2^(N+6)MB aligned address nagpunting sa pagsugod sa read buffer. |
| [-1:0] | RW | 0x0. | |
| CSR_DST_ADDR | [63:] | RW | Ang 2^(N+6)MB nakalinya nga adres nagpunting sa pagsugod sa write buffer. |
| [-1:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:] | RW | 0x0. |
| nagpadayon… | |||
| Ngalan | Bit Field | Access | Deskripsyon |
| [-1:0] | RW | Gidaghanon sa mga linya sa cache nga basahon o isulat. Kini nga threshold mahimong lahi sa matag pagsulay AF.
Mubo nga sulat: Siguruha nga ang gigikanan ug destinasyon nga mga buffer igo nga kadako aron ma-accommodate ang mga linya sa cache. Ang CSR_NUM_LINES kinahanglan nga ubos o katumbas sa . |
|
| Alang sa mosunod nga mga bili, hunahunaa =14. Unya, ang CSR_SRC_ADDR ug CSR_DST_ADDR modawat sa 2^20 (0x100000). | |||
| CSR_SRC_ADDR | [31:14] | RW | 1MB nakalinya nga adres. |
| [13:0] | RW | 0x0. | |
| CSR_DST_ADDR | [31:14] | RW | 1MB nakalinya nga adres. |
| [13:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:14] | RW | 0x0. |
| [13:0] | RW | Gidaghanon sa mga linya sa cache nga basahon o isulat. Kini nga threshold mahimong lahi sa matag pagsulay AF.
Mubo nga sulat: Siguruha nga ang gigikanan ug destinasyon nga mga buffer igo nga kadako aron ma-accommodate ang mga linya sa cache. |
|
Talaan 7. Dugang nga CSR Bit Fields
| Ngalan | Bit Field | Access | Deskripsyon |
| CSR_CTL | [31:3] | RW | Gireserba. |
| [2] | RW | Puwersa ang pagkompleto sa pagsulay. Gisulat ang bandila sa pagkompleto sa pagsulay ug uban pang mga counter sa pasundayag sa csr_stat. Pagkahuman sa pagpugos sa pagkompleto sa pagsulay, ang kahimtang sa hardware parehas sa usa ka dili pinugos nga pagkompleto sa pagsulay. | |
| [1] | RW | Nagsugod sa pagpatuman sa pagsulay. | |
| [0] | RW | Aktibo nga ubos nga pagsulay pag-reset. Kung ubos, ang tanan nga mga parameter sa pag-configure mausab sa ilang mga default nga kantidad. | |
| CSR_CFG | [29] | RW | Ang mga pagsulay sa cr_interrupt_testmode mohunong. Naghimo og interrupt sa katapusan sa matag pagsulay. |
| [28] | RW | Ang cr_interrupt_on_error nagpadala usa ka interrupt kung adunay sayup | |
| detection. | |||
| [27:20] | RW | Gi-configure sa cr_test_cfg ang pamatasan sa matag mode sa pagsulay. | |
| [13:12] | RW | Gipili sa cr_chsel ang virtual nga channel. | |
| [10:9] | RW | Gi-configure sa cr_rdsel ang tipo sa hangyo sa pagbasa. Ang mga pag-encode adunay | |
| mosunod nga balido nga mga bili: | |||
| • 1'b00: RdLine_S | |||
| • 2'b01: RdLine_I | |||
| • 2'b11: Mixed mode | |||
| [8] | RW | Ang cr_delay_en makahimo sa random nga paglangan sa pagsal-ot tali sa mga hangyo. | |
| [6:5] | RW | Gi-configure ang mode sa pagsulay, cr_multiCL-len. Ang balido nga mga kantidad mao ang 0,1, ug 3. | |
| [4:2] | RW | cr_mode, gi-configure ang mode sa pagsulay. Ang mosunod nga mga bili balido: | |
| • 3'b000: LPBK1 | |||
| • 3'b001: Basaha | |||
| • 3'b010: Isulat | |||
| • 3'b011: TRPUT | |||
| nagpadayon… | |||
| Ngalan | Bit Field | Access | Deskripsyon |
| Para sa dugang nga impormasyon bahin sa test mode, tan-awa ang Mga Mode sa Pagsulay topiko sa ubos. | |||
| [1] | RW | Gipili sa c_cont ang rollover sa pagsulay o pagtapos sa pagsulay.
• Kung 1'b0, ang pagsulay matapos. Gi-update ang status CSR kung kanus-a CSR_NUM_LINES ihap naabot. • Sa diha nga 1'b1, ang pagsulay mobalhin ngadto sa pagsugod nga adres human kini makaabot sa CSR_NUM_LINES nga ihap. Sa rollover mode, ang pagsulay matapos lamang sa sayop. |
|
| [0] | RW | Ang cr_wrthru_en nagbalhin tali sa WrLine_I ug Wrline_M nga mga tipo sa hangyo.
• 1'b0: WrLine_M • 1'b1: WrLine_I |
|
| CSR_INACT_THRESHOLD | [31:0] | RW | Dili aktibo nga limitasyon sa limitasyon. Namatikdan ang gidugayon sa mga stall sa panahon sa pagsulay. Nag-ihap sa gidaghanon sa mga sunod-sunod nga idle cycle. Kung ihap ang dili aktibo
> CSR_INACT_THRESHOLD, walay mga hangyo nga gipadala, walay mga tubag nadawat, ug ang inact_timeout nga signal gitakda. Ang pagsulat sa 1 ngadto sa CSR_CTL[1] makapaaktibo niini nga counter. |
| CSR_INTERRUPT0 | [23:16] | RW | Ang Interrupt Vector Number para sa device. |
| [15:0] | RW | Ang apic_id mao ang APIC OD para sa device. | |
| DSM_STATUS | [511:256] | RO | Error dump nga porma sa Test Mode. |
| [255:224] | RO | Katapusan nga Overhead. | |
| [223:192] | RO | Pagsugod sa Overhead. | |
| [191:160] | RO | Gidaghanon sa mga Sulat. | |
| [159:128] | RO | Gidaghanon sa Pagbasa. | |
| [127:64] | RO | Gidaghanon sa mga Orasan. | |
| [63:32] | RO | Pagsulay sa sayop nga rehistro. | |
| [31:16] | RO | Itandi ug pagbayloay ang success counter. | |
| [15:1] | RO | Talagsaong ID alang sa matag pagsulat sa status sa DSM. | |
| [0] | RO | Bandera sa pagkompleto sa pagsulay. |
Mga Mode sa Pagsulay
Ang CSR_CFG[4:2] nag-configure sa mode sa pagsulay. Ang mosunod nga upat ka mga pagsulay anaa:
- LPBK1: Kini usa ka pagsulay sa kopya sa memorya. Ang AF mokopya sa CSR_NUM_LINES gikan sa tinubdan nga buffer ngadto sa destinasyon nga buffer. Sa pagkompleto sa pagsulay, ang software nagtandi sa tinubdan ug destinasyon buffers.
- Basaha: Gipasiugda niini nga pagsulay ang agianan sa pagbasa ug gisukod ang bandwidth o latency sa pagbasa. Ang AF nagbasa CSR_NUM_LINES sugod sa CSR_SRC_ADDR. Kini usa lamang ka bandwidth o latency nga pagsulay. Wala kini nagpamatuod sa datos nga gibasa.
- Isulat: Gipasiugda niini nga pagsulay ang agianan sa pagsulat ug gisukod ang bandwidth o latency sa pagsulat. Ang AF nagbasa CSR_NUM_LINES sugod sa CSR_SRC_ADDR. Kini usa lamang ka bandwidth o latency nga pagsulay. Wala kini nagpamatuod sa datos nga gisulat.
- TRPUT: Kini nga pagsulay naghiusa sa mga pagbasa ug pagsulat. Kini nagbasa CSR_NUM_LINES sugod sa CSR_SRC_ADDR lokasyon ug nagsulat CSR_NUM_LINES ngadto sa CSR_SRC_ADDR. Gisukod usab niini ang bandwidth sa pagbasa ug pagsulat. Kini nga pagsulay wala magsusi sa datos. Ang mga pagbasa ug pagsulat walay mga dependency
Ang mosunod nga talaan nagpakita sa CSR_CFG encodings alang sa upat ka mga pagsulay. Kini nga lamesa set ug CSR_NUM_LINES, =14. Mahimo nimong usbon ang gidaghanon sa mga linya sa cache pinaagi sa pag-update sa CSR_NUM_LINES nga rehistro.
Talaan 8. Mga Mode sa Pagsulay
FPGA Diagnostics: fpgadiag
Ang utility sa fpgadiag naglakip sa daghang mga pagsulay aron masusi, masulayan, ug magreport sa hardware sa FPGA. Gamita ang fpgadiag utility para ipadagan ang tanang test modes. Para sa dugang nga impormasyon bahin sa paggamit sa fpgadiag utility, tan-awa ang fpgadiag nga seksyon sa Open Programmable Acceleration Engine (OPAE) Tools Guide.
NLB Mode0 Hello_FPGA Test Flow
- Ang software nag-initialize sa Device Status Memory (DSM) ngadto sa zero.
- Gisulat sa software ang DSM BASE nga adres sa AFU. Pagsulat sa CSR(DSM_BASE_H), CSRWrite(DSM_BASE_L)
- Ang software nag-andam sa tinubdan ug destinasyon nga memory buffer. Kini nga pagpangandam espesipiko sa pagsulay.
- Gisulat sa software ang CSR_CTL[2:0]= 0x1. Kini nga pagsulat nagdala sa pagsulay gikan sa pag-reset ug ngadto sa configuration mode. Mapadayon ra ang pag-configure kung CSR_CTL[0]=1 ug CSR_CTL[1]=1.
- Gi-configure sa software ang mga parameter sa pagsulay, sama sa src, destaddress, csr_cfg, num lines, ug uban pa.
- Ang software CSR nagsulat CSR_CTL[2:0]= 0x3. Ang AF nagsugod sa pagsulay sa pagpatuman.
- Pagkompleto sa pagsulay:
- Ang hardware makompleto kung ang pagsulay makompleto o makamatikod sa usa ka sayup. Sa pagkahuman, ang hardware AF nag-update sa DSM_STATUS. Mga poll sa software DSM_STATUS[31:0]==1 aron mahibal-an ang pagkompleto sa pagsulay.
- Ang software makapugos sa pagkompleto sa pagsulay pinaagi sa pagsulat sa CSR pagsulat CSR_CTL[2:0]=0x7. Gi-update sa Hardware AF ang DSM_STATUS.
Kasaysayan sa Pagbag-o sa Dokumento alang sa Giya sa Gumagamit sa Native Loopback Accelerator Functional Unit (AFU).
| Bersyon sa Dokumento | Intel Acceleration Stack nga Bersyon | Mga kausaban |
| 2019.08.05 | 2.0 (gisuportahan sa Intel
Quartus Prime Pro Edition 18.1.2) ug 1.2 (gisuportahan sa Intel Quartus Prime Pro Edition 17.1.1) |
Gidugang nga suporta alang sa Intel FPGA PAC D5005 nga plataporma sa karon nga pagpagawas. |
| 2018.12.04 | 1.2 (gisuportahan sa Intel
Quartus® Prime Pro Edition 17.1.1) |
Pagpagawas sa pagpadayon. |
| 2018.08.06 | 1.1 (gisuportahan sa Intel
Quartus Prime Pro Edition 17.1.1) ug 1.0 (gisuportahan sa Intel Quartus Prime Pro Edition 17.0.0) |
Gi-update ang lokasyon sa source code alang sa NLB sampang AFU sa Ang NLB Sample Accelerator Function (AF) seksyon. |
| 2018.04.11 | 1.0 (gisuportahan sa Intel
Quartus Prime Pro Edition 17.0.0) |
Inisyal nga pagpagawas. |
Intel Corporation. Tanang katungod gigahin. Ang Intel, ang logo sa Intel, ug uban pang mga marka sa Intel mao ang mga marka sa pamatigayon sa Intel Corporation o mga subsidiary niini. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kostumer sa Intel nga makuha ang pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo. *Ang ubang mga ngalan ug mga tatak mahimong maangkon nga gipanag-iya sa uban.
Mga Dokumento / Mga Kapanguhaan
 |
intel Native Loopback Accelerator Functional Unit (AFU) [pdf] Giya sa Gumagamit Native Loopback Accelerator Functional Unit AFU, Native Loopback, Accelerator Functional Unit AFU, Functional Unit AFU |
